又色又爽又黄的在线视频免费看,日本二级黄色,亚洲AV无码一区二区三区乱子伦,精品丰满人妻AV久久久,在线午夜福利视频免费,青草青草久热国产精品,国产无遮挡裸体免费视频A片,又黄又猛又爽大片免费,国产免费啪嗒啪嗒视频看看

1.????????負(fù)責(zé)算法IP level model設(shè)計(jì)和調(diào)試

2.????????負(fù)責(zé)IP driver模型設(shè)計(jì)和調(diào)試

3.????????負(fù)責(zé)IP level測(cè)試用例和框架搭建

4.????????協(xié)同RTL設(shè)計(jì)和驗(yàn)證部門一起debug

5.????????負(fù)責(zé)設(shè)計(jì)IP驗(yàn)證相關(guān)流程和解決相同問(wèn)題

1.????????本科及以上學(xué)歷，計(jì)算機(jī)相關(guān)專業(yè)3年或以上軟件開發(fā)相關(guān)經(jīng)驗(yàn),熟悉軟件開發(fā)流程;;

2.????????至少精通一種編程語(yǔ)言,C/C++/Python/Matlab,具有良好的代碼編寫習(xí)慣

3.????????熟悉卷積神經(jīng)網(wǎng)絡(luò)模型(CNN)更佳

4.????????有嵌入式軟件或驅(qū)動(dòng)開發(fā)相關(guān)工作經(jīng)驗(yàn)更佳

5.????????有較強(qiáng)的語(yǔ)言表達(dá)能力,溝通能力,邏輯分析能力和解決問(wèn)題能力

6.????????性格沉穩(wěn)、細(xì)致、責(zé)任心強(qiáng)、能承受一定的工作壓力，需要具有快速學(xué)習(xí)能力，具備較強(qiáng)的解決問(wèn)題和分析問(wèn)題的思維能力；

1.        負(fù)責(zé)芯片CP/FT工程及量產(chǎn)測(cè)試程序開發(fā)、制定量產(chǎn)測(cè)試方案，保證項(xiàng)目進(jìn)度和質(zhì)量；

2.        負(fù)責(zé)測(cè)試硬件開發(fā)；

3.        優(yōu)化測(cè)試方案、提高覆蓋率、優(yōu)化測(cè)試時(shí)間、降低測(cè)試成本；

4.        解決量產(chǎn)測(cè)試異常和良率問(wèn)題；

5.        協(xié)助ESD, HTOL等可靠性測(cè)試 ;

1.        本科及以上學(xué)歷，3年以上IC量產(chǎn)測(cè)試開發(fā)經(jīng)驗(yàn)；

2.        精通ATE測(cè)試原理，熟練使用ATE機(jī)臺(tái)（93K、J750等）；

3.        熟悉C/C++/VB/Perl等腳本開發(fā)能力；

4.        具有較強(qiáng)的數(shù)據(jù)分析和問(wèn)題解決能力；

5.        熟悉芯片F(xiàn)A和可靠性相關(guān)知識(shí)和流程；

6.        具備較強(qiáng)的溝通協(xié)作能力，自我激勵(lì)型人格；具有事業(yè)心和職業(yè)使命感。

1．  負(fù)責(zé)AI Camera SoC芯片SDK的模塊開發(fā)和技術(shù)支持；

2．  配合客戶經(jīng)理和項(xiàng)目經(jīng)理對(duì)接客戶，收集分析項(xiàng)目需求，為客戶推薦合適的芯片和解決方案

3．  根據(jù)項(xiàng)目需要為客戶提供芯片SDK和應(yīng)用層軟件的定制化配置和定制化開發(fā)；

4．  為客戶提供產(chǎn)品培訓(xùn), 解決客戶在產(chǎn)品開發(fā)中遇到的各種技術(shù)問(wèn)題，幫助客戶實(shí)現(xiàn)快速量產(chǎn).

1．  計(jì)算機(jī)、通信、電子等相關(guān)專業(yè)本科及以上學(xué)歷，具有3年以上嵌入式產(chǎn)品開發(fā)經(jīng)驗(yàn)，2年以上IP Camera產(chǎn)品開發(fā)經(jīng)驗(yàn)；

2．  熟悉海思、安霸等攝像機(jī)芯片平臺(tái)方案系列處理器的架構(gòu)及相關(guān)編程技術(shù)；

3．  精通C/C++，有良好的編程風(fēng)格；

4．  精通TCP/IP協(xié)議棧，熟悉socket編程；

5．  熟悉RTP/RTSP、ONVIF、GB/T 28181等網(wǎng)絡(luò)協(xié)議；

6．  熟悉linux系統(tǒng)內(nèi)核、驅(qū)動(dòng)模塊的軟件移植、開發(fā)和維護(hù)；

7.   熟悉UBL、UBOOT，內(nèi)核移植，熟悉文件系統(tǒng)制作及燒寫；

8.   熟悉音視頻數(shù)字信號(hào)編解碼格式（H.264/MPEG, AAC/ MP3…）；

9.   熟悉深度學(xué)習(xí)框架、人臉識(shí)別算法應(yīng)用者更佳

10.  有硬件設(shè)計(jì)背景，能閱讀電路原理圖、PCB圖者更佳

11.  具有極好的協(xié)作能力和溝通能力，樂(lè)于主動(dòng)溝通，具有敏銳的判斷力，善于表達(dá)。

1. 進(jìn)行視覺(jué)算法庫(kù)的搭建等

2. 在硬件平臺(tái)進(jìn)行算法優(yōu)化

1. 本科及以上學(xué)歷

2. 熟練使用C++，熟悉OpenCV

3. 熟悉MATALB的向量化操作方式

4. 掌握常用圖像處理算法

5. 較強(qiáng)的數(shù)學(xué)基礎(chǔ)及邏輯分析能力

6. 有硬件平臺(tái)的算法優(yōu)化經(jīng)驗(yàn)加分

1、負(fù)責(zé)軟件接口架構(gòu)設(shè)計(jì)，對(duì)應(yīng)linux驅(qū)動(dòng)的設(shè)計(jì)開發(fā)，性能優(yōu)化；

2、負(fù)責(zé)對(duì)用于FPGA 和SOC 驗(yàn)證、測(cè)試、調(diào)試的應(yīng)用程序架構(gòu)設(shè)計(jì)；

3、負(fù)責(zé)與芯片、硬件人員一起進(jìn)行BUG的定位，提出解決方案；

4、負(fù)責(zé)Linux系統(tǒng)及外設(shè)驅(qū)動(dòng)的整體性能分析、優(yōu)化或重構(gòu)。

1. 具備熟練的C/C++開發(fā)技能；

2. 計(jì)算機(jī)或者微電子相關(guān)專業(yè)，本科及以上學(xué)歷, 5年以上相關(guān)工作經(jīng)驗(yàn)；

3. 熟悉嵌入式開發(fā)，熟悉linux/ARM系統(tǒng)架構(gòu)、熟悉內(nèi)核各模塊、熟悉Linux DTS驅(qū)動(dòng)框架，精通內(nèi)核開發(fā)、調(diào)試和優(yōu)化，熟悉U-boot；

4. 熟悉CPU架構(gòu)，有ARM Cortex-A系列平臺(tái)開發(fā)經(jīng)驗(yàn)，熟悉L1、L2 cache；

5. 熟悉進(jìn)程間通信，核間通信，多核CPU，多線程架構(gòu)；

6. 精通外設(shè)驅(qū)動(dòng)、硬件管理、I/O控制等，熟悉常用外設(shè)協(xié)議，如USB 2.0/3.0、以太網(wǎng)、SDIO等；

7. 有良好的邏輯理解分析能力和獨(dú)立解決問(wèn)題的能力，能夠閱讀和理解英文數(shù)據(jù)手冊(cè)。

8. 良好的團(tuán)隊(duì)精神，為人正直，工作態(tài)度端正，責(zé)任心強(qiáng)，能承擔(dān)工作壓力。

1. CNN網(wǎng)絡(luò)工具鏈的研發(fā)，包括compiler和runtime.

2. 編寫底層算子庫(kù)，實(shí)現(xiàn)基于芯片特性的編譯器優(yōu)化。

3. 解決客戶和QA發(fā)現(xiàn)的問(wèn)題。

1. 全日制本科及以上學(xué)歷，三年以上工作經(jīng)驗(yàn)。

2. 熟悉C++，有較強(qiáng)的編程能力。

3. 熟悉Tensorflow, caffe等通用主流框架或者有相關(guān)經(jīng)驗(yàn)。

4. 熟悉深度學(xué)習(xí)的理論知識(shí)或者有實(shí)際經(jīng)驗(yàn)者優(yōu)先。

5. 擁有DSP或者專用指令優(yōu)化經(jīng)驗(yàn)優(yōu)先。

1. 負(fù)責(zé)計(jì)算機(jī)視覺(jué)相關(guān)算法在DSP平臺(tái)上的移植與開發(fā)

2. 和算法工程師，驅(qū)動(dòng)工程師合作，保證軟件的性能，穩(wěn)定性和可靠性

1. 本科或本科以上學(xué)歷，電子、信息、計(jì)算機(jī)科學(xué)，數(shù)學(xué)等相關(guān)專業(yè)，3年以上工作經(jīng)驗(yàn)

2. 熟悉DSP系統(tǒng)架構(gòu)及編程原理，有Tensilica／CEVA 等DSP開發(fā)經(jīng)驗(yàn)

3. 精通C/C++／匯編編程

4. 熟悉Opencv，SLAM，Stereo Depth等算法者優(yōu)先

5. 有研究精神，工作有熱情

1、負(fù)責(zé)圖像質(zhì)量評(píng)價(jià)和圖像效果調(diào)試工作

2、 配合軟件和算法工程師工作，優(yōu)化Camera整體用戶體驗(yàn) 

1、本科及以上學(xué)歷，電子、計(jì)算機(jī)、光學(xué)、圖像等相關(guān)專業(yè)

2、了解CMOS sensor和ISP pipeline工作原理，熟悉攝像機(jī)3A算法

3、具有 Image Quality Tuning 實(shí)踐經(jīng)驗(yàn)，熟悉圖像主客觀評(píng)價(jià)工作流程者優(yōu)先

4、掌握光學(xué)影像實(shí)驗(yàn)室常用儀器和軟件的使用方法

5、了解Camera模組相關(guān)知識(shí)，掌握行業(yè)客戶需求

6、良好的溝通能力和表達(dá)能力，能夠與技術(shù)人員和客戶保持順暢溝通

1.      在圖像處理領(lǐng)域開展算法研究、性能仿真與實(shí)現(xiàn)；

2.      參與圖像處理相關(guān)模塊設(shè)計(jì)、實(shí)現(xiàn)以及優(yōu)化；

3.      參與ISP pipeline的架構(gòu)設(shè)計(jì)

4.      參與ISP算法C Model的開發(fā)和設(shè)計(jì)

1.      本科及以上學(xué)歷，圖像處理或計(jì)算機(jī)相關(guān)專業(yè)，聰明勤奮好學(xué)的應(yīng)屆生亦可；

2.      扎實(shí)的數(shù)字圖像理論基礎(chǔ)，熟練掌握各種圖像處理算法，例如各種濾波器、降噪、銳化、特征提取等；

3.      具備ISP Pipeline相關(guān)算法設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先，如顏色校準(zhǔn)、Demosaic、邊緣增強(qiáng)、降噪等；

4.      具備HDR、防抖、人臉檢測(cè)、運(yùn)動(dòng)跟蹤、深度估計(jì)等算法者優(yōu)先；

5.      具備3A算法設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；

6.      具備良好的編程能力，掌握C/C++或者M(jìn)atlab；

7.      性格沉穩(wěn)、細(xì)致、責(zé)任心強(qiáng)、能承受一定的工作壓力，需要具有快速學(xué)習(xí)能力，具備較強(qiáng)的解決問(wèn)題和分析問(wèn)題的思維能力；

1.     產(chǎn)品全生命周期的項(xiàng)目管理；

2.     按計(jì)劃完成項(xiàng)目的進(jìn)度管控、與團(tuán)隊(duì)加強(qiáng)質(zhì)量管控、產(chǎn)品成本管控、費(fèi)用管控； 

3.     帶領(lǐng)團(tuán)隊(duì)完善產(chǎn)品方案，不斷追求完美用戶體驗(yàn)

1.    本科及以上學(xué)歷，計(jì)算機(jī)、自動(dòng)化等相關(guān)專業(yè)畢業(yè)5年以上；

2.    有豐富的整機(jī)項(xiàng)目管理工作經(jīng)驗(yàn)，良好的專業(yè)技術(shù)背景，一線硬件研發(fā)經(jīng)驗(yàn) ；

3.    很好的溝通協(xié)調(diào)能力，極強(qiáng)的責(zé)任心，清晰嚴(yán)謹(jǐn)?shù)乃悸放c表達(dá)能力；

4.    具備較為全面的智能終端設(shè)備相關(guān)的知識(shí)，以及良好的學(xué)習(xí)能力與態(tài)度；

5.    良好的適應(yīng)能力與應(yīng)變能力，很好的工作抗壓能力； 

6.     成熟易相處的性格，具備很好的團(tuán)隊(duì)領(lǐng)導(dǎo)能力；

圖像等數(shù)據(jù)的采集與標(biāo)注。

軟件、系統(tǒng)、硬件相關(guān)測(cè)試輔助。

計(jì)算機(jī)相關(guān)專業(yè)，大專及以上院校在讀學(xué)生

1.        云端服務(wù)API后臺(tái)開發(fā)

2.        云端數(shù)據(jù)管理平臺(tái)的開發(fā)

1.        學(xué)習(xí)能力強(qiáng)，對(duì)新技術(shù)保持好奇心

2.        優(yōu)秀的數(shù)據(jù)結(jié)構(gòu)、基本算法、網(wǎng)絡(luò)、并發(fā)編程等基礎(chǔ)知識(shí)

3.        對(duì)服務(wù)器端程序性能優(yōu)化有經(jīng)驗(yàn)

4.        較好的動(dòng)手解決問(wèn)題的能力，對(duì)開源的工具有廣泛的了解

5.        python/php/java/nodejs/c 等主流的語(yǔ)言，熟練使用一種

6.        本科及以上學(xué)歷，三年以上后臺(tái)開發(fā)經(jīng)驗(yàn)

7.        有物聯(lián)網(wǎng)產(chǎn)品后臺(tái)開發(fā)或者機(jī)器學(xué)習(xí)經(jīng)驗(yàn)者優(yōu)先

1.      智能人機(jī)交互（圖像處理、計(jì)算機(jī)視覺(jué)檢測(cè)跟蹤識(shí)別、輸入信號(hào)處理、語(yǔ)音合成、語(yǔ)音識(shí)別）產(chǎn)品開發(fā)工作

2.      圖像/語(yǔ)音相關(guān)SDK的開發(fā)

3.      圖像/語(yǔ)音數(shù)據(jù)的收集和處理平臺(tái)搭建與開發(fā)

1.      熟練掌握J(rèn)ava/C++/C語(yǔ)言開發(fā)和設(shè)計(jì)模式

2.      熟悉驅(qū)動(dòng)開發(fā)

3.      有Android應(yīng)用(含NDK)開發(fā)經(jīng)驗(yàn)，熟悉Linux環(huán)境編程

4.      有iOS應(yīng)用開發(fā)經(jīng)驗(yàn)

5.      有計(jì)算機(jī)視覺(jué)圖像處理、物體檢測(cè)跟蹤識(shí)別、語(yǔ)音輸入信號(hào)處理、語(yǔ)音識(shí)別、語(yǔ)音合成或自然語(yǔ)言處理相關(guān)研發(fā)經(jīng)驗(yàn)者優(yōu)先考慮

6.      有圖像/語(yǔ)音數(shù)據(jù)分析，挖掘，和數(shù)據(jù)倉(cāng)庫(kù)建模的項(xiàng)目實(shí)踐經(jīng)驗(yàn)者優(yōu)先

7.      工作認(rèn)真負(fù)責(zé)，嚴(yán)謹(jǐn)細(xì)致，對(duì)技術(shù)富有鉆研精神，有良好的創(chuàng)新精神和團(tuán)隊(duì)精神

1.      負(fù)責(zé)研究SLAM、多傳感器融合、地圖構(gòu)建以及定位等算法

2.      負(fù)責(zé)算法在嵌入式平臺(tái)的實(shí)現(xiàn)、優(yōu)化以及產(chǎn)品化

3.      負(fù)責(zé)算法計(jì)算性能優(yōu)化，并推動(dòng)其應(yīng)用

1.      計(jì)算機(jī)及相關(guān)專業(yè)，碩士及以上學(xué)歷

2.      理解成像原理，具有投影幾何的基本知識(shí)

3.      熟悉基本圖像處理算法，有opencv的使用經(jīng)驗(yàn)

4.      精通C++ (包含C++11.0）

5.      線性代數(shù)基礎(chǔ)扎實(shí)

6.      Matlab技能是一個(gè)strong plus

7.      熟悉Linux環(huán)境是一個(gè)strong plus

8.      較強(qiáng)的邏輯思維能力以及算法實(shí)現(xiàn)能力

9.      具有良好的溝通能力和團(tuán)隊(duì)合作精神

1.        負(fù)責(zé)需求調(diào)研、可行性分析和方案設(shè)計(jì)

2.        負(fù)責(zé)嵌入式系統(tǒng)驅(qū)動(dòng)開發(fā)與調(diào)試，系統(tǒng)移植與優(yōu)化以及核心應(yīng)用代碼編寫和調(diào)試

3.        負(fù)責(zé)硬件生產(chǎn)與測(cè)試相關(guān)工具的開發(fā)

4.        負(fù)責(zé)提升產(chǎn)品的質(zhì)量、性能和穩(wěn)定性

1.        本科學(xué)歷，計(jì)算機(jī)相關(guān)專業(yè)

2.        5年或以上嵌入式軟件開發(fā)經(jīng)驗(yàn)，熟悉軟件開發(fā)流程

3.        精通C/C++語(yǔ)言，具有良好的代碼編寫習(xí)慣

4.        精通Linux操作系統(tǒng)環(huán)境編程

5.        熟悉ARM處理器架構(gòu)與基本硬件接口

6.        具有CUDA編程經(jīng)驗(yàn)開發(fā)者優(yōu)先

7.        具有Camera嵌入式軟件開發(fā)經(jīng)驗(yàn)者優(yōu)先

8.        具有深度學(xué)習(xí)相關(guān)算法在終端開發(fā)與優(yōu)化經(jīng)驗(yàn)者優(yōu)先

9.        具有較強(qiáng)邏輯分析能力、學(xué)習(xí)能力和獨(dú)立解決問(wèn)題的能力

10.     具有良好的溝通能力和團(tuán)隊(duì)合作精神，具有強(qiáng)烈的責(zé)任心和鉆研精神

1.      負(fù)責(zé)計(jì)算機(jī)視覺(jué)、深度學(xué)習(xí)相關(guān)的技術(shù)系統(tǒng)與產(chǎn)品的研發(fā)工作

2.      負(fù)責(zé)計(jì)算機(jī)視覺(jué)、深度學(xué)習(xí)相關(guān)方向的技術(shù)難點(diǎn)攻關(guān)與前瞻研究

3.      負(fù)責(zé)算法計(jì)算性能優(yōu)化，并推動(dòng)其上線應(yīng)用

1.      創(chuàng)造性思維，富有想象力，有推進(jìn)人工智能的理想和使命感

2.      在深度學(xué)習(xí)、統(tǒng)計(jì)機(jī)器學(xué)習(xí)、計(jì)算機(jī)視覺(jué)、最優(yōu)化方法等方面有較深入的研究

3.      熟悉物體（人體、人臉、通用目標(biāo)）檢測(cè)、跟蹤與識(shí)別的基本算法

4.      較強(qiáng)的邏輯思維能力以及算法實(shí)現(xiàn)能力

5.      具有良好的溝通能力和團(tuán)隊(duì)合作精神

1.      負(fù)責(zé)機(jī)器學(xué)習(xí)算法的研究和開發(fā)

2.      負(fù)責(zé)常用機(jī)器學(xué)習(xí)框架(caffe,theano,torch)的搭建

3.      負(fù)責(zé)圖像識(shí)別庫(kù)training dataset采集，整理，訓(xùn)練

1.      計(jì)算機(jī)專業(yè)、機(jī)器學(xué)習(xí)專業(yè)、自然語(yǔ)言處理，生物工程，人工智能，統(tǒng)計(jì)學(xué)相關(guān)專業(yè)

2.      碩士學(xué)歷三年（含）以上機(jī)器學(xué)習(xí)/模式識(shí)別開發(fā)經(jīng)驗(yàn)，博士一年（含）以上機(jī)器學(xué)習(xí)/模式識(shí)別經(jīng)驗(yàn)

3.      精通Matlab/Python/C++等編程語(yǔ)言，熟悉嵌入式系統(tǒng)開發(fā)

4.      能夠熟練閱讀英文技術(shù)資料并撰寫英文技術(shù)文檔

5.      具有工作主動(dòng)自覺(jué)性和較快的適應(yīng)工作能力，具有團(tuán)隊(duì)精神、較強(qiáng)的分析和表達(dá)能力

1.        Creating test plan according to design spec

2.        Designing and developing verification environment;

3.        Debugging SoC regression failure

4.        Creating system checker/monitors and system UVCs, code & function coverage in SOC

5.        Creating C test case running on ARM in SOC

6.        Creating UVM test case in SOC

1.        Education and Experience-Bachelor or above with 3 years of work experience

2.        Skills and Knowledge-

Verilog

System Verilo

UVM

Perl/Python/Tcl

AXI/AHB/APB

Co-sim between hardware and software is an additional plus

C/C++ is an additional plus

MIPI/USB/Ethernet/PCIE/SATA/SPI/I2C/etc. experience is an additional plus

ARM related experience is an additional plus

1.        Participate in SoC level DFT architecture definition.

2.        Implement DFT strategy for the SoC chips, cooperating with design team

3.        Implement basic DFT schemes, including scan, boundary scan, Mem BIST and Logic BIST.

4.        Develop the high coverage and cost effective test patterns.

5.        Verify all DFT logics and test patterns with simulation and static timing analysis tool.

6.        Support other teams for DFT related problems.

1.        Either Bachelor or Master degree, 2+ years related experience required.

2.        Basic knowledge of IC design flow, including coding, simulation, verification, synthesis and STA

3.        Good understanding of the General DFT methodology such as BIST, SCAN, JTAG and ATPG.

4.        Knowledge on and familiar with basic Mentor/ Synopsys DFT flow and tools

5.        Proficient in Verilog/VHDL language

6.        Be familiar with Shell/TCL/Perl program, or skilled in C program

7.        Good English communication skills

8.        Self-motivated and good team player

1.      Understanding algorithm requirement and implement with verilog

2.      System verification, debugging and performance analyzing

3.      Building block level verification environment, writing block level test vectors.

4.      Prepare architecture specification for IC circuits and assist in ensuring correct circuit implementation.

5.      RTL coding to verify against circuit implementation; Perform integration into SOCs.

6.      Verify functions by creating test cases, and modify test benches to work with internal simulation environment.

7.      Develop test environments and analysis coverage.

8.      Module and chip level synthesize with sdc/upf.

9.      Assist with chip bring up and perform silicon functional/performance validation.

10.   Define timing and power specifications, and identify timing solutions.

11.   Assist with backend team on perform place-and-route and timing analysis of modules

1.      BS or above in EE or related

2.      5+ years of working experiences in ASIC design

3.      Strong Verilog programming ability, familiar with mainstream of frond-end ASIC design flow & design tools

      4.      Perl, Shell and C++ scripting language is a must

      5.      Familiar with frontend integration flow

6.      Strong problem solving and debugging skills

7.      Knowledge of image processing is a plus

8.      Good communication skills and strong team-player mindset